


una descrizione del calcolatore da un punto di vista strutturale


cuore del processore (vi è anche una parte di memoria)
secondo Neumann, la CPU elabora le istruzioni del programma

memoria principale:
contiene dati per memorizzare sia le istruzioni del programma (Algoritmo) che i dati.
[RAM] Random Access Memory



La memoria contiene informazioni in binario e contiene celle di 1 bit

PAROLA: sequenza di bit che rappresenta un'informazione



Tante parole tutte di M bit
nell'architettura le parole sono tutte lunghe uguali

LA MEMORIA È GRANDE $M \cdot N$


PORTE UNIDIREZIONALI: In genere la memoria ha una porta chiamata **INDIRIZZO** (es. voglio la parola 3) e una chiamata **COMANDO** (leggi/scrivi)

PORTA BIDIREZIONALE: porta Dati


es. voglio leggere la parola 2



es. voglio scrivere 000101 nella parola 4



$\log_2 N$ per l'INDIRIZZO: quanti bit abbiamo bisogno



BUS: Serie di linee di rame, collegamenti fisici che mettono in comunicazione le porte
(linee condivise a K bit)

ciascuna porta ha m bit diversi per poter trasmettere l'informazione intera e non sequenziale
 ogni filo è 1 bit quindi
 ho m fili di rame

BUS → UNICA LINEA FISICA IN CUI SOLO 2 COMPONENTI ALLA VOLTA POSSONO COMUNICARE FRA LORO

(questa architettura è la più flessibile possibile)

BUS → 3 gruppi di linee:


- bus DATI (bidirezionale)
- bus INDIRIZZO } *la porta indirizza e' connessa al bus indirizza*
- bus COMANDO } *manovra*


MASTER: unità che utilizza il bus, che "comanda"

↓
CPU → unità che decide di chiedere dati alla memoria

SLAVE: chi riceve le richieste

immagine riassuntiva:





HO ACCESSO DIRETTO A TUTTE LE CELLE (NO SEQUENZIALE)

Il CPU è composto da una serie di registri, memorizza la stessa quantità di informazione di una riga di memoria

PC è memorizzato in MEMORIA come una serie di istruzioni

ESECUZIONE SEQUENZIALE (dal 1 all'ultimo)
(per accedere alla memoria)

IR è un registro della CPU
memorizza le istruzioni che stiamo eseguendo
(che è stata prelevata in quell'istante dalla MEM)

REGISTER BANK in genere 32 bit, contiene X parole diverse, che può gli elementi che stiamo elaborando.

ALU è in grado di eseguire operazioni algebrico-logiche
(somma, sottrazione...)

la ALU ha 2 uscite

risultato → ||

di STATO → PSW

PSW contiene informazioni sul risultato:
se c'è overflow, se è un numero positivo o negativo,

and decode unit

componenti, comunica con tutti gli altri componenti (controlla anche il BUS)

INTERFACCIA per connettersi al bus di sistema

MDR

MAR


contiene l'indirizzo che vogliamo richiedere

CLOCK: orologio che scandisce il tempo;

all'interno di ogni tick il processore è in grado di eseguire un'operazione elementare (micropassaggi)

Il CPU funziona in 3 fasi principali:

questo ciclo si ripete all'infinito, da quando accendiamo il computer a quando lo spegniamo



estrazione

interpretazione del contenuto

comando dei vari componenti

PROGRAMMA: una serie di istruzioni una in fila all'altra


I FASE: Le operazioni controllate dalla CPU

$PC \rightarrow MAR$

$Mem[MAR] \rightarrow MDR$

$MDR \rightarrow IR$

NON SONO ISTRUZIONI, SONO REALIZZATE DALLA CIRCUITERIA DI CONTROLLO



per continuare con la sequenza con quello addizionato di 1 cioè per tornare al PC e RINCOMINCIARE IL PERCORSO

II FASE: Intanto in IR ho i miei dati

IR va al control and decode unit per capire cosa fare

$IR \rightarrow \text{CONTROL \& DECODE UNIT}$

† numero in codifica binaria naturale, in base a questo code l'unità di controllo sa capire il tipo di operazione da eseguire

es. OP CODE: 000 = lettura

111 = scrittura

bit dedicati all'OP CODE
 $\log_2 N$ arrotondato all'intero
* N = n° di istruzioni

Tipologie di ordine

LOAD → trasferisce un dato da una cella di memoria ad un register bank

000

LOAD	INDIRIZZO	REGISTER BANK
------	-----------	---------------

→ La macchina non è in grado di lavorare direttamente sui dati nella memoria

STORE → fa il processo inverso alla load

001

STORE	REGISTER BANK	INDIR.
-------	---------------	--------

trasferisce un dato dal bank alla memoria

ADD →

ADD	Ra	Rb	Rc
-----	----	----	----

010
è una somma
 $Ra + Rb = R_1$

$R_1 + R_c = R_2$

JUMP → istruzione per manipolare il program counter

JUMP	INDIRIZZO
------	-----------

esegue sempre un salto

BEQ → Branch if equal

BEQ	INDIRIZZO
-----	-----------

(es. Salta se all'interno del PSW il bit = 0 se no, continua)

SALTA SOLO SE AVVIENE UNA DETERMINATA POSSIBILITA'

III FASE:

vencono eseguite le operazioni comandate dall'unità di controllo

010 | 0001 | 0010 | 0000 → la ALU fa la somma e scrive il risultato nel registro 0

ADD

OP₁ e i registro 1
OP₂ registro 2
LETTURA

OP₁(IR) OP₂(IR)
LOAD | IND | Rx

OP₁(IR) → DHAR

MEM[MAR] → MDR

MDR → REG[OP₂(IR)]

numero
register
basta da
cui prendo
i dati

OP₁(IR) OP₂(IR)
STORE | Rx | IND.

REG[OP₁(IR)] → MDR

OP₂(IR) → MAR

MDR → MEM[MAR]

usiamo
l'indirizzo
al mar
la III parte
della scritta
si invia al
mar

→ Dall'IR si passa alla decode che instrada i bit

L'informazione dell'IR va contenuta nel decode

→ L'informazione da cui si parte tutto è nell'IR

JUMP | INDIRIZZO

OP₁(IR) → PC

Noi lavoriamo in sequenza
finché non cambiamo
l'indirizzo delle cose da
leggere con jump o Beq

Indirizzamento a registro: l'operando è contenuto nel registro

ADD | R₁ | R₂ | R₃

Se voglio lavorare con una costante utilizzo una variante

ADDI | R₁ | C | R₂

REG[OP₁(IR)] + OP₂(IR) → REG[OP₃(IR)]

↑
questo non è l'indirizzo
di un registro, ma è
già il valore che voglio
sommare

"INDIRIZZAMENTO IMMEDIATO"

è indicato e indicato direttamente nell'istruzione
per una LOAD o STORE

LOAD	IND	R _x
------	-----	----------------

INDIRIZZAMENTO INDIRETTO

ADD	IND-MEM	R ₂	R ₃
-----	---------	----------------	----------------

è l'unione della
LOAD e la ADD

soltanto è contenuta nelle

CISC
complex instruction set computer
l'opposto è il RISC

INDIRIZZATO

operando

Il processore è in grado di eseguire le istruzioni macchina
(le più semplici) - ASSEMBLER

Il linguaggio che permette di specificare in modo rigoroso il
nostro algoritmo

↓
COMPILATORE

è in grado di convertire da questa specifica comprensibile
ad una comprensibile alla macchina

↓
programma in singole } IN SET DI ISTRUZIONI
istruzioni assembler } RIDOTTO

⊗
L'operando si recupera dalla memoria
calcolando - - -

ADD COST(R₁) R₂ R₃

$$(C_{\text{COST}} + R_1) + R_2 \rightarrow R_3$$

OFFSET = DISLOCAMENTO

al cambiare del
contenuto di R₁

io mi sposterò sempre
di linee più in
giù

SP ~~contiene l'indirizzo~~

qual è il FRAME di memoria in cui sono contenuti in quell'esecuzione i dati di programma

INDIRIZZAMENTO ASSOLUTO ALL'INTERNO DEL FRAME

LOAD 100(R1) R2

il dato si trova sempre 100 linee dopo l'inizio dei dati del mio programma

es.) programma che esegua $(a+b) \times (c+d)$

il computer non sa fare in 1 passaggio, ma deve scomporre in micropassaggi eseguibili in assemblea

memoria tutti i dati


R3 solo i dati utilizzati in quel momento (che stiamo elaborando)

200	LOAD 1000 R0
201	LOAD 1001 R1
202	ADD R0 R1 R2
203	LOAD 1002 R0
204	LOAD 1003 R1
205	ADD R0 R1 R3
206	MULT R2 R3 R0
	STORE R0 1004

set
istruzione

1000	2
1001	4
1002	5
1003	1
1004	30

set
dati



POLLING

CONTROLLO DA PROGRAMMA

Periodicamente si interrompe il programma e si controlla le richieste da parte delle periferiche con un altro programma di servizio (ROUTINE)

INTERRUPT

Il bus di controllo ha anche una linea che va in direzione opposta che può essere utilizzata dallo stesso periferico per comunicare direttamente al CPU che ha bisogno di essere letto o scritto (con il comando interrupt)

a quel punto la CPU esegue un salto dal flusso sequenziale del programma (vengono salvati i registri nel frame) come una fotografia

A quel punto il PC viene salvato in memoria e si viene calato al suo posto l'indirizzo di routine


SI FA UN SALTO ALL'ISTRUZIONE DI ROUTINE

Si comunica con la periferica, la routine legge e scrive i registri per comandare le periferiche stessa

BUFFER in cui la periferica manda o riceve i dati
AREA DI MEMORIA ABBASTANZA LIMITATA

Il programma prende i dati dalla memoria periferica e li spedisce nelle MEM affinché nello ^{BUFFER} memperiferica si possano sovrascrivere altri dati

Comanda le periferiche leggendo e scrivendo appositi registri comando




Prima di uscire dalle routine recupero la fotografia del mio programma principale e ricomincio

il programma principale e il DMA quello di routine → CONFLITTO SUL BUS, la precedenza va al DMA

Terminata la routine il DMA dà un altro segnale di interrupt e la CPU ricomincia a lavorare

come si possono accelerare le cose?

GERARCHIA DI MEMORIA





la prima volta che vedo che nella CACHE non c'è un dato copio un BLOCCO da MEM a CACHE in cui c'è anche quel dato

Se CACHE piena viene eliminato un blocco (trasferito alt.) e viene preso il nuovo blocco
(memoria se il dato era stato modificato)

Il processore non vede niente, se alla CACHE manca un dato lo recupera lei dalle memorie nel nuovo blocco

Nella CACHE teniamo i dati più frequentemente utilizzati




Per poter realizzare questa struttura dobbiamo duplicare tutti gli elementi che sono coinvolti dai 3 stadi per non creare collo di bottiglia

soloppio
le PORTE e la ALU
(il non cambia di struttura)



Le istruzioni eseguite vengono eseguite in parallelo ma il problema è che i risultati potrebbero finire non in ordine corretto, quindi serve poi riordinare.

MULTICORE




ogni CPU ha la sua cache

CPU
MEM principale
I/O
DISCO

È stato introdotto il sistema operativo che gestisce le risorse fornendo una versione più astratta

Livello di astrazione



Il cuore del S.O. si chiama **KERNEL** e contiene tutte le funzioni di base per la gestione dei componenti


PROCESSO: serie di istruzioni come il programma e in più è rappresentato dallo stato - tutti i dati che ha già elaborato il programma

non solo informazioni di istruzioni, ma tutti i dati elaborati, è contenuto nelle celle di memoria dedicate ad un programma (frame)

Time sharing -> la CPU è condivisa nel tempo



SCHEDULING → utilizzare un parametro per dare la precedenza
 Lo decido chi in cosa in istante viene eseguito



1 → 7 P1 running
 P2, P3 ready

7 → 10 P2 running, P1, P3 ready

"First come first serve" → che è un dato


vaio negli anni 70' 80',
 ma è impossibile
 nei sistemi Batch

"Round robin"

nei sistemi di tipo interattivo

	T	impieco (r)
P1	1	5
P2	1	5

per un istante eseguo uno, per un istante eseguo l'altro



→ [P1 | P2 | P1] → dopo che P1 è eseguito per un quanto

→ [P1 | P2 | P2]

Sistemi desktop interattivi con l'operatore si prelevano le risorse

CPU MEM TIMER

→ SO ordine un tempo al timer, quando scade il timer lancia un interrupt

Le routine è un pezzo di sistema operativo che passa il controllo allo scheduler

IN QUESTO MODO CAMBIAMO IL CONTESTO

Linux esegue varie code diverse, in base all'urgenza (priorità)

e nei computer di bordo

es nel satellitare c'è un sistema Real time

il programma deve terminare entro il tempo di tempo reale, se no il satellite si sposta o l'auto non steva

"HARD DEADLINE" → eseguo chi ha più

interfaccia che si basa su un comp hardware connesso alla CPU, il memory management unit


CPU

MMU

permette di nascondere a ciascun processo la memoria degli altri processi

vede una sottoparte degli indirizzi sul bus, che sono quelli a lui riservati

indirizzi gestiti dal programma



indirizzi fisici

ogni volta somministra il dislocamento, è un meccanismo di protezione

INDIRIZZI ALL'INTERNO DELL'ESEGUIBILE (LOGICI)

100

INDIRIZZI TRASLATI IN MEMORIA (FISICI)


1000
1100

dislocamento gestito dal MMU

quali aree di memoria sono utilizzate da chi

Con il cambio di contesto la MMU gestisce fruendo ad un altro programma un'altra parte di indirizzi, per non creare sovrapposizione di dati diversi in memoria.

pirata e veloci



DATI UTILIZZATI nell'istante

TUTTI I

si trasferisce su disco perché, interrotto, non
verrà utilizzato nell'immediato

CPU o il processo non può accedere direttamente
alla periferica

le utilizza tramite dei moduli del S.O.

l'unico che non
ha limitazioni,
vede tutto

Se un processo
richiede un'operazione non sua, il MMU uccide il
programma

Appositi comandi del S.O. invocano il driver
elaborano la richiesta e la inviamo alla
periferica

è importante la gestione delle risorse
condivise

SYSCALL

programmi che
richiedono
interventi al S.O.
(interfaccia del S.O.)

(2 processi vogliono
avere accesso alla
stessa periferica)
es 2 stampe

anche in questo caso
abbiamo una coda per
priorità

→ [R₂ | R₁] →

DISCO RIGIDO

file e cartelle (file system)

secondo
una tabella
che esso contiene

organizza dati e cartelle
ripartizione il contenuto del disco in files
e gestisce le cartelle con una gerarchia ad albero